CQ CQ CQ - викликаю усіх у 5G  ...

Ми всі чули, що вже приходить час 5G. Може бути, не скоро, як тільки вирішаться всі прикрі технічні питання у розробці 5G. Які саме прикрі технічні питання? Радий, що ви запитали. Виявляється, що велика швидкість передавання даних з безпрецедентною кількістю зв'язків на кожну базову клітину мережі 5G за допомогою міліметрових хвиль, 2-х мірні антенні решітки з безліччю входів і безліччю виходів (MIMO)  - все це необхідно встигати обробляти, що є дуже складною проблемою. Насправді, існують і дуже багато інших дійсно складних проблем.

 

У 5G  використовуються великі 2-х мірні антенні решітки, тобто кількість антен зростає вибухово і антенни радіостанції повинні бути в значній мірі всередині корпусу. Оскільки пропускна здатність та вимоги зросли, необхідно обробку сігналів перенести ближче до антен.

Наскільки близько? Xilinx оголосив - все вміщується в монолітному чіпі. Ось як близько.

Здається ми входимо в епоху, коли архітектура трансивера стає такою ж універсальною, як архітектура сучасного ПК.

Компанія Xilinx анонсувала продукт, який може повністю змінити вигляд і процес розробки сучасних радіоприймачів і передавачів. Це маленька мікросхема, яка об'єднує 90% питань обробки і формування радіосигналів:

  • програмована логіка (FPGA),
  • процесори для обробки сигналів і призначених для користувача додатків (два ARM'а),
  • до восьми 12-розрядних АЦП з частотою дискретизації до 4 ГГц (!),
  • до восьми 14-розрядних ЦАП з верхньої частотою до 6.4 ГГц (!).


Тут варто пояснити, що процес обробки сучасних сигналів нагадує роботу комп'ютерної графіки. Операції щодо обробки сигналiв прості, але їх потрібно робити дуже багато паралельно. У цьому сенсі FPGA (ПЛIС) для приймача - це як графiчний процессор для сучасного комп'ютера.

Як же виглядала структурна схема приймача років так десять тому?

Що поганого в цій схемі? Процесор і програмована логіка рознесені в різні мікросхеми. І це породжує купу проблем. Специфіка обробки сигналів вимагає постійного обміну даними між процесором і ПЛІС в режимі суворого реального часу! Потоки даних для приймача з широкою смугою сигналу досягають декількох гігабіт. При цьому кожна мікросхема вимагає своєї обв'язки, охолодження, багатошарової плати для з'єднання і просто займає місце на друкованій платі. І в кінці кінців, це просто складно. А складність в побудові систем майже синонім провалу.

На початку 2010-х Xilinx і Altera анонсували продукти, які вирішили половину цих проблем. Компанія Xilinx почала випускати мікросхеми серії Zynq, які б поєднували в собі програмовану логіку (FPGA) і процессорную систему (двоядерний процесор ARM з повним набором периферії). Система на кристалі Zynq була величезним кроком вперед. Істотно спростився програмний код, піднялася швидкість обміну між процессорною системою і програмованої логікою, спростилася друкована плата.

zynq

Але лишається одна проблема: справа в тому, що сучасні приймачі або передавачі - це два світи. Цифровий і аналоговий. Наприклад, розглянемо приймач.

Аналоговий світ:

  •     антена, яка перетворює електромагнітне поле в електричний сигнал;
  • фронтенд, функція якого - відфільтрувати, посилити і знизити несучу частоту сигналу, щоб стала можлива цифрова обробка.


Стик між аналоговим і цифровим світом - АЦП. Далі йде цифровий світ, що реалізується якимось різновидом комп'ютера.

Якщо врахувати сказане вище, то стає логічно, що наступний крок - додати на кристал АЦП і ЦАПи.

Таким шляхом компанія Xilinx вирішила зробити відразу два кроки вперед RF-ARM-FPGA SoC - вони замахнулися на аналоговий світ!

new

АЦП з верхньої частотою в 4 ГГц дозволить переходити на цифрову обробку відразу на несучоій частоті! ЦАПи з верхньої частотою до 6 ГГц - викинули всі ланки до підсилювача потужності.І таких АЦП і ЦАП - по 8 штук! Це закриває питання з багатоантенними системами, які з кожним роком стають все більш актуальними: MIMO, CRPA, Beamforming, визначення орієнтації і т.д.

newZynq

Аналого-цифрові перетворювачі реалізовані на одній мікросхемі, що обіцяє високу ідентичність їх характеристик. При цьому вони мають високий динамічний діапазон - близько 65 дБ SFDR.

Таким чином, аналогова частина приймача зводиться до антени, попередніх фільтрів, зовнішнього підсилювача. У передавачі - до підсилювача потужності і антени. І одного етапу гетеродінування, якщо ваші робочі частоти вище зазначених.

За заявами Xilinx, використання RFSoC дозволяє істотно поліпшити енергоспоживання. У варіанті з 8 АЦП і 8 ЦАП вказується енергоспоживання в 27 Вт. Як і в серії Zynq UltraScale, процесорна система представлена ​​двома процесорами - для радистів (двоядерний Cortex-R5) і для призначених для користувача додатків (чотирьохядерний Cortex-A53).

Матеріали:

Зачем и почему в SDR используется IQ ?

Практические характеристики SDR приемника

https://www.xilinx.com/products/silicon-devices/soc/rfsoc.html

У вас недостатньо прав для коментування